led顯示屏芯片端的處理計劃

　　1.尺寸減少芯片尺寸減少

　　外表上看，就是幅員設計的問題，似乎隻需依據需求設計更小的幅員就能處理。但是，芯片尺寸的減少能否能無限的停止下去呢?答案能否定的。有如下幾個緣由限製著芯片尺寸減少的水平：

　　(1)封裝加工的限製。封裝加工過程中，兩個要素限製了芯片尺寸的減少。一是吸嘴的限製。固晶需求汲取芯片，芯片短邊尺寸必需大於吸嘴內徑。目前有性價比的吸嘴內徑為80um左右。二是焊線的限製。首先是焊線盤即芯片電極必需足夠大，否則焊線牢靠性不能保證，業內報道 小電極直徑45um;其次是電極之間的間距必需足夠大，否則兩次焊線間必然會互相幹擾。

　　(2)芯片加工的限製。芯片加工過程中，也有兩方麵的限製。其一是幅員規劃的限製。除了上述封裝端的限製，電極大小，電極間距有請求外，電極與MESA間隔、劃道寬度、不同層的邊境線間距等都有其限製，芯片的電流特性、SD工藝才能、光刻的加工才能決議了詳細限製的範圍。通常，P電極到芯片邊緣的 小間隔會限定在14μm以上。

　　其二是劃裂加工才能的限製。SD劃片+機械裂片工藝都有極限，芯片尺寸過小可能無法裂片。當晶圓片直徑從2英寸增加到4英寸、或將來增加到6英寸時，劃片裂片的難度是隨之增加的，也就是說，可加工的芯片尺寸將隨之增大。以4寸片為例，假如芯片短邊長度小於90μm，長寬比大於1.5:1的，良率的損失將顯著增加。

　　基於上述緣由，筆者大膽預測，芯片尺寸減少到17mil2後，芯片設計和工藝加工才能接近極限，根本再無減少空間，除非芯片技術計劃有大的打破。

　　2.亮度提升

　　亮度提升是芯片端永久的主題。芯片廠經過外延程式優化提升內量子效應，經過芯片構造調整提升外量子效應。

　　不過，一方麵芯片尺寸減少必然招致發光區麵積減少，芯片亮度降落。另一方麵，小間距顯示屏的點間距減少，對單芯片亮度需求有降落。兩者之間是存在互補的關係，但要留有底線。目前芯片端為了降低本錢，主要是在構造上做減法，這通常要付出亮度降低的代價，因而，如何權衡取舍是業者要留意的問題。

　　3.小電流下的分歧性

　　所謂的小電流，是相對常規戶內、戶外芯片試用的電流來說的。如下圖所示的芯片I-V曲線，常規戶內、戶外芯片工作於線性工作區，電流較大。而小間距LED芯片需求工作於靠近0點的非線性工作區，電流偏小。

　　在非線性工作區，LED芯片受半導體開關閾值影響，芯片間的差別更明顯。對大批量芯片停止亮度和波長的離散性的剖析，容易看到非線性工作區的離散性遠大於線性工作區。這是目前芯片端的固有應戰。

　　應對這個問題的方法首先是外延方向的優化，以降低線性工作區下限為主;其次是芯片分光上的優化，將不同特性芯片辨別開來。

　　4.寄生電容分歧性

　　目前芯片端沒有條件直接丈量芯片的電容特性。電容特性與常規丈量項目之間的關係尚不明朗，有待業者去總結。芯片端優化的方向一是外延上調整，一是電性分檔上的細化，但本錢很高，不引薦。

　　5.牢靠性

　　芯片端牢靠性能夠用芯片封裝和老化過程中的各項參數來描繪。但總的說來，芯片上屏以後的牢靠性的影響要素，重點在ESD和IR兩項。

　　ESD是指抗靜電才能。據IC行業報道，50%以上芯片的失效與ESD有關。要進步芯片牢靠性，必需提升ESD才能。但是，在相同外延片，相同芯片構造的條件下，芯片尺寸變小必然帶來ESD才能的削弱。這是與電流密度和芯片電容特性直接相關的，無法抗拒

　　IR是指反向漏電，通常是在固定反向電壓下丈量芯片的反向電流值。IR反映的是芯片內部缺陷的數量。IR值越大，則闡明芯片內部缺陷越多。

　　要提升ESD才能和IR表現，必需在外延構造和芯片構造方麵做出更多優化。在芯片分檔時，經過嚴厲的分檔規範，能夠有效的把ESD才能和IR表現較弱的芯片剔除掉，從而提升芯片上屏後的牢靠性。

　　四、總結

　　綜上，隨著科學的進步，時期的更新，LED顯示行業的開展也越來越群眾，但顯示屏的行業效果終究如何提升，還待業者發揮聰明才智，持續不時的努力。